 |
SMD Varistor z wysokim szczytowym napięciem odwrotnym, przeznaczony do efektywnej DDR5 16Gb A-Die SDRAM
Szczegóły Produktu:
| Miejsce pochodzenia: | Dongguan, Guangdong, Chiny |
| Nazwa handlowa: | UCHI |
| Orzecznictwo: | SGS.MA.CTI.CQC |
| Numer modelu: | SDRAM DDR5 16 Gb typu A |
Zapłata:
| Minimalne zamówienie: | 10000szt |
|---|---|
| Cena: | negocjowalne |
| Szczegóły pakowania: | Masa / Taśma |
| Czas dostawy: | 5-7 dni |
| Zasady płatności: | T/T,Paypal,Western Union, |
| Możliwość Supply: | 5000 000 000 sztuk miesięcznie |
|
Szczegóły informacji |
|||
| Seria produkcyjna: | Warystor SMD | Maksymalny prąd: | Zmienia się (np. do kilku amperów) |
|---|---|---|---|
| Technologia: | Tlenek metalu | Absorpcja energii: | Zwykle od 0,1 J do 10 J |
| Aplikacje: | Ochrona przeciwprzepięciowa w obwodach elektronicznych | Napięcie znamionowe DC: | 385 V |
| Dobre imię: | Warystor SMD 10D471K 470V 10% | Odporność na energię: | 0,02 JB 0,05 J |
| Rezystancja izolacji: | Zwykle >100 MΩ | Terminal: | Specjalne mocowanie SMT |
| Temperatura przechowywania: | -55 +125 | Warystor Napięcie AC: | 175-385 V |
| Napięcie warystora: | 470 V+/-10% | ||
| Podkreślić: | SMD Varistor dla pamięci DDR5 SDRAM,Warystory zwrotnego napięcia wysokiego szczytu,SMD Varistor z kompatybilnością A-Die |
||
opis produktu
DDR5 16Gb A-Die SDRAM
1.1 Kluczowe cechy
• Zgodność ze standardem JEDEC;
• Zasilanie: VDD/VDDQ = 1.1V (1.067V (-3%) do 1.166V (+6%));
• Zasilanie: VPP = 1.8V (1.746V (-3%) do 1.908V (+6%));
• Standardowe opakowanie JEDEC: 82-kulowe FBGA dla x4/x8, 102-kulowe FBGA dla x16;
• Konfiguracja macierzy:
• 32 banki (8 grup banków, 4 banki na grupę banków) dla x4/x8;
• 16 banków (4 grupy banków, 4 banki na grupę banków) dla x16;
• Architektura prefetch 16n-bit;
• Długość serii (BL): Obsługiwane są BL16, BC8 OTF, BL32 (opcjonalnie), BL32 OTF (opcjonalnie); • Programowalna latencja CAS (CL);
• Programowalna latencja zapisu CAS (CWL);
Terminacja na chipie (ODT) poprzez ustawienie rejestru trybu: RTT_PARK, RTT_WR, RTT_NOM_WR, RTT_NOM_RD, DQS_RTT_PARK
Odświeżanie tego samego banku i odświeżanie wszystkich banków dla trybu normalnego odświeżania i trybu odświeżania o drobnej granulacji; • Tryb odświeżania o drobnej granulacji 2x (0°C ≤ TCase ≤ 85°C), 4x (85°C ≤ TCase ≤ 95°C) dla mniejszego tRFC;
• Dwukierunkowy strumień danych różnicowych;
• Interfejs POD (Pseudo Open Drain) dla wejścia/wyjścia danych, wejścia poleceń i adresów;
• Obsługiwany jest tryb testu łączności (TEN);
• Wewnętrzny VREF dla wejść danych, wejść poleceń/adresów i wyboru chipa;
• Odwrócenie poleceń/adresów (CAI);
• Obsługiwany jest tryb 1N/2N dla poleceń;
• Obsługiwany jest 4-punktowy equalizer z kompensacją sprzężenia zwrotnego (DFE);
• Obsługiwane są test pętli zwrotnej i test wskaźnika błędów bitowych;
• Obsługiwane są hPPR/sPPR; Obsługiwane są sPPR Do/undo/Lock;
• Tryby treningowe:
• Trening VrefDQ / VrefCA / VrefCS
• Tryb treningu odczytu
• Tryb treningu CA
• Tryb treningu CS
• Trening VREFDQ na pin
• Tryb treningu wyrównania zapisu
• Regulator cyklu pracy (DCA) dla odczytu - globalny
• Regulator cyklu pracy (DCA) na pin dla odczytu - na pin (DQ) • Adresowalność na DRAM (PDA);
• Maksymalny tryb oszczędzania energii (MPSM);
• Polecenie wielozadaniowe (MPC);
• Asynchroniczny reset do włączenia;
Temperatura obudowy roboczej: 0°C ≤ TCase ≤ 95°C;
• Obsługa trybu auto-refresh i self-refresh;
• Średni okres odświeżania:
• 3.9 μs/32ms, 8K cykli przy 0°C ≤ TCase ≤ 85°C; • 1.95 μs/16ms, 8K cykli przy 85°C < TCase ≤ 95°C;
Programowalne preambuły i postambuły odczytu/zapisu;
• Obsługiwany jest kod nadmiarowości cyklicznej (CRC) dla integralności danych odczytu/zapisu; • ECC na chipie;
• Przezroczystość ECC i czyszczenie błędów;
• MBIST / mPPR;
• Tryb Gear Down nie jest obsługiwany;
• Tryb testu wyjścia sterownika obudowy;
• Tryb Partial Array Self Refresh (PASR) nie jest obsługiwany;
• Zgodność z RoHS
Uwaga:
Funkcjonalność opisana i specyfikacje czasowe zawarte w tej karcie katalogowej dotyczą trybu pracy z włączonym DLL (normalna praca), chyba że zaznaczono inaczej.
Specyfikacje opakowania DDR5 SDRAM
W tym rozdziale przedstawiono głównie wymiary opakowania i rozmieszczenie kulek w konfiguracjach x4/x8/x16, co może pomóc w dopasowaniu urządzenia.
Wymiary opakowania DDR5 SDRAM na stronie 7
• Rozmieszczenie kulek DDR5 SDRAM x8 zgodnie z MO-210-AN – 82-kulowe na stronie 8 • Opis wyprowadzeń na stronie 9
Chcesz dowiedzieć się więcej o tym produkcie
